схема розбору сполучника приклад

1,19 Mb.Сторнка4/5Дата конвертац22.11.2011Розмр1,19 Mb.Тип Схож       4   ^ ЕВРИСТИЧНА СИСТЕМНА ЕКСПРЕСС-Д¶АГНОСТИКА ТЕСТОВОГО МАТЕР¶АЛУ к.т.н., доц. Н.О. Ризун, ДУЕП м. А. Нобеля, м.PДнпропетровськ Авторами запропоновано нструменти вдосконалення класично теор тестового контролю шляхом розробки методолог евристично системно експрес-дагностики якост тестового матералу, що забезпечу оптимзацю процедури експертизи та зростання об'ктивност процесу оцнки рвня засвоння навчального матералу через: скорочення тривалост та зниження трудомсткост процесу формування повно кореляцйно матриц результатв тестування; розширення спектру критерв експертизи якост тестового матералу завдяки уведенню у розгляд показникв динамчних змн рвня знань та умнь осб, що навчаються, у реальному масштаб часу. Запропонована методологя, що базуться на комплекс навчально-методологчних засобв та технологй, що поднують безпосередньо начальний процес та процес експрес-аналзу та вимру якост тестового матералу, передбача: Самостйне опанування навчального матералу за визначеною викладачем темою перед проведенням безпосередньо навчального заняття. Здйснення попереднього тестування, що виконуться шляхом подання на початку навчального заняття визначено викладачем частки загально клькост тестових завдань та дозволя отримати нформацю про початковий рвень знань осб, що навчаються. Проведення сеансу контрольного тестування, що виконуться шляхом подання наприкнц навчального заняття частки тестових завдань, що залишилася, та дозволя отримати нформацю про динамчне кльксне та яксне змнювання знань осб, що навчаються. Гарантоване отримання повно матриц результатв тестування з двох неповних матриць результатв попереднього та контрольного тестування у межах одного навчального заняття. Додаткове отримання динамчних експрес-матриц-стовпцв результатв попереднього та контрольного тестування за кожним тестовим завданням. За результатами порвняння показникв отриманих матриць та використання бази динамчних експертних оцнок здйснються евристична дагностика якост тестового матералу та, як наслдок, об'ктивност процесу вимру рвня засвоння навчального матералу, з урахуванням ндивдуальних особливостей середовища, у якому виконуються вимри.^ Пути Оптимизации топологий сетей на кристалле аспирант А.Ю. Романов, Национальный технический университет Украины "КиевскийPполитехническийPнститут", г.PКиев Увеличение доступных ресурсов на кристалле FPGA-устройств приводит к все большему распространению и усложнению сетей на кристаллеP(СтНк)P[1, 2]. При построении таких сетей важным фактором является их топология, во многом определяющая ресурсозатраты и быстродействие [1 5]. Среди множества существующих топологий СтНк наибольшее распространение получили mesh, torus, spidergon и butterfly fat tree, благодаря простоте своей структуры и алгоритмов маршрутизации [1 5]. Тем не менее, они не лишены и недостатков, среди которых малая гибкость и множество ограничений при построении. Кроме того, они обладают не самыми высокими характеристиками по затратам ресурсов и среднему минимальному расстоянию доставки пакетов [3]. Нами показано, что существуют другие специализированные топологии СтНк, оптимальные по данным параметрам. Проблема управления потоком данных в таких сетях решается с помощью адаптивных алгоритмов и таблиц маршрутизации [6 7]. Предложен алгоритм поиска оптимальной топологии СтНк для заданного количества вычислительных узлов и портов у роутеров с оптимизацией по количеству соединений и среднему расстоянию. Данный алгоритм реализован программно на языке С++ и на персональном компьютере выполнен расчет топологий для сетей с количеством узлов от 6 до 10, с 4-х портовыми роутерами. Показано, что для сети с 9 узлами оптимальная топология потребует на 22% меньше соединений, а среднее расстояние между любыми узлами будет на 3% меньше, чем у топологии torus. В связи с резким увеличением требований к процессорному времени, расчет топологий сетей для количества узлов больше 10-ти в перспективе возможен на вычислительном кластере или с помощью СтНк. Список литературы: 1.PAxelPJ. Networks on Chip /PJ.PAxel, T.PHannu / Kluwer Academic Publishers. Dordrecht,P2003. 303Pp. 2.PDallyPW.J. Principles and practices of interconnection networks /PW.J.PDally, B.PTowles. Elseiver, 2004. 550Pp. 3.PSubohPS. An interconnection architecture for network-on-chip systems /PS.PSuboh, M.PBachouya, J.PGabe, T.PEl-Ghazawi //PTelecommunication Systems. Springer, 2008. Vol. 37. Р.P137 144. 4.PSaldanaPM. The Routability of Multiprocessor Network Topologies in FPGAs /PM.PSaldana, L.PShannon, P.PChow. //PSLIP 06. NY, 2006. 5.PBalfourPJ. Design Tradeoffs for Tiled CMP On-Chip Networks /PJ.PBalfour,PW.PJ.PDally. // ICS 06. ACM press,P2006. 6.PBjerregaardPT. A survey of research and practices of NetworkPonPchip /PT.PBjerregaard, S.PMahadevan // ACM Computing Surveys. 2006. Vol. 38 (1). 7.PЛадыженскийPЮ.В.PМоделирование алгоритмов маршрутизации в сетях на кристалле /PЮ.В.PЛадыженский, В.А.PМирецкая // Науков прац ДНТУ. Серя: ¶нформатика, кбернетика та обчислювальна техника. Донецьк: ДНТУ, 2008. С.P79 87.

ЕВРИСТИЧНА СИСТЕМНА ЕКСПРЕСС-Д¶АГНОСТИКА ТЕСТОВОГО МАТЕР¶АЛУ - Тезисы одиннадцатой